聯(lián)系我們 Contact
惠州市嵐方實(shí)業(yè)有限公司
電話：400-6296-898
傳真：0752-2042189
郵箱：sales@lanfsy.com
地址：惠州市博羅縣羅陽(yáng)鎮(zhèn)西北路8號(hào)
郵編：516100
電磁兼容和信號(hào)完整性的一些問題的分析
發(fā)表時(shí)間:2017/01/16 00:00:00 來(lái)源:互聯(lián)網(wǎng),RF技術(shù)社區(qū) 瀏覽次數(shù):15418
什么是電磁干擾（EMI）和電磁兼容性(EMC)?
電磁干擾(Electromagnetic Interference)，有傳導(dǎo)干擾和輻射干擾兩種。傳導(dǎo)干擾是指通過導(dǎo)電介質(zhì)把一個(gè)電網(wǎng)絡(luò)上的信號(hào)耦合（干擾）到另一個(gè)電網(wǎng)絡(luò)。輻射干擾是指干擾源通過空間把其信號(hào)耦合（干擾）到另一個(gè)電網(wǎng)絡(luò)。在高速PCB及系統(tǒng)設(shè)計(jì)中，高頻信號(hào)線、集成電路的引腳、各類接插件等都可能成為具有天線特性的輻射干擾源，能發(fā)射電磁波并影響其他系統(tǒng)或本系統(tǒng)內(nèi)其他子系統(tǒng)的正常工作。
自從電子系統(tǒng)降噪技術(shù)在70年代中期出現(xiàn)以來(lái)，主要由于美國(guó)聯(lián)邦通訊委員會(huì)在1990年和歐盟在1992提出了對(duì)商業(yè)數(shù)碼產(chǎn)品的有關(guān)規(guī)章，這些規(guī)章要求各個(gè)公司確保它們的產(chǎn)品符合嚴(yán)格的磁化系數(shù)和發(fā)射準(zhǔn)則。符合這些規(guī)章的產(chǎn)品稱為具有電磁兼容性EMC（Electromagnetic Compatibility）。
什么是信號(hào)完整性(signal integrity)?
信號(hào)完整性是指信號(hào)在信號(hào)線上的質(zhì)量。信號(hào)具有良好的信號(hào)完整性是指當(dāng)在需要的時(shí)候，具有所必需達(dá)到的電壓電平數(shù)值。差的信號(hào)完整性不是由某一單一因素導(dǎo)致的，而是板級(jí)設(shè)計(jì)中多種因素共同引起的。主要的信號(hào)完整性問題包括反射、振蕩、地彈、串?dāng)_等。
常見信號(hào)完整性問題及解決方法問題
| 問題 | 可能原因 | 解決方法 | 其他解決方法 |
| 過大的上沖 | 終端阻抗不匹配 | 終端端接 | 使用上升時(shí)間緩慢的驅(qū)動(dòng)源 |
| 直流電壓電平不好 | 線上負(fù)載過大 | 以交流負(fù)載替換直流負(fù)載 | 使用能提供更大驅(qū)動(dòng)電流的驅(qū)動(dòng)源 |
| 過大的串?dāng)_ | 線間耦合過大 | 使用上升時(shí)間緩慢的主動(dòng)驅(qū)動(dòng)源 | 在接收端端接，重新布線或檢查地平面 |
| 時(shí)延太大 | 傳輸線距離太長(zhǎng) | 替換或重新布線, 檢查串行端接 | 使用阻抗匹配的驅(qū)動(dòng)源, 變更布線策略 |
| 振蕩 | 阻抗不匹配 | 在發(fā)送端串接阻尼電阻 |
什么是反射(reflection)?
反射就是在傳輸線上的回波。信號(hào)功率(電壓和電流)的一部分傳輸?shù)骄€上并達(dá)到負(fù)載處，但是有一部分被反射了。如果源端與負(fù)載端具有相同的阻抗，反射就不會(huì)發(fā)生了。
源端與負(fù)載端阻抗不匹配會(huì)引起線上反射，負(fù)載將一部分電壓反射回源端。如果負(fù)載阻抗小于源阻抗，反射電壓為負(fù)，反之，如果負(fù)載阻抗大于源阻抗，反射電壓為正。布線的幾何形狀、不正確的線端接、經(jīng)過連接器的傳輸及電源平面的不連續(xù)等因素的變化均會(huì)導(dǎo)致此類反射。
什么是串?dāng)_(crosstalk)?
串?dāng)_是兩條信號(hào)線之間的耦合，信號(hào)線之間的互感和互容引起線上的噪聲。容性耦合引發(fā)耦合電流，而感性耦合引發(fā)耦合電壓。PCB板層的參數(shù)、信號(hào)線間距、驅(qū)動(dòng)端和接收端的電氣特性及線端接方式對(duì)串?dāng)_都有一定的影響。
什么是過沖(overshoot)和下沖(undershoot)?
過沖就是第一個(gè)峰值或谷值超過設(shè)定電壓——對(duì)于上升沿是指最高電壓而對(duì)于下降沿是指最低電壓。下沖是指下一個(gè)谷值或峰值。過分的過沖能夠引起保護(hù)二極管工作，導(dǎo)致過早地失效。過分的下沖能夠引起假的時(shí)鐘或數(shù)據(jù)錯(cuò)誤(誤操作)。
什么是振蕩(ringing)和 環(huán)繞振蕩（rounding）?
振蕩的現(xiàn)象是反復(fù)出現(xiàn)過沖和下沖。信號(hào)的振蕩和環(huán)繞振蕩由線上過度的電感和電容引起，振蕩屬于欠阻尼狀態(tài)而環(huán)繞振蕩屬于過阻尼狀態(tài)。信號(hào)完整性問題通常發(fā)生在周期信號(hào)中，如時(shí)鐘等，振蕩和環(huán)繞振蕩同反射一樣也是由多種因素引起的，振蕩可以通過適當(dāng)?shù)亩私佑枰詼p小，但是不可能完全消除。
什么是地電平面反彈噪聲和回流噪聲?
在電路中有大的電流涌動(dòng)時(shí)會(huì)引起地平面反彈噪聲（簡(jiǎn)稱為地彈），如大量芯片的輸出同時(shí)開啟時(shí)，將有一個(gè)較大的瞬態(tài)電流在芯片與板的電源平面流過，芯片封裝與電源平面的電感和電阻會(huì)引發(fā)電源噪聲，這樣會(huì)在真正的地平面（0V）上產(chǎn)生電壓的波動(dòng)和變化，這個(gè)噪聲會(huì)影響其它元器件的動(dòng)作。負(fù)載電容的增大、負(fù)載電阻的減小、地電感的增大、同時(shí)開關(guān)器件數(shù)目的增加均會(huì)導(dǎo)致地彈的增大。
由于地電平面（包括電源和地）分割，例如地層被分割為數(shù)字地、模擬地、屏蔽地等，當(dāng)數(shù)字信號(hào)走到模擬地線區(qū)域時(shí)，就會(huì)產(chǎn)生地平面回流噪聲。同樣電源層也可能會(huì)被分割為2.5V，3.3V，5V等。所以在多電壓PCB設(shè)計(jì)中，地電平面的反彈噪聲和回流噪聲需要特別關(guān)心。
在時(shí)域(time domain)和頻域(frequency domain)之間有什么不同?
時(shí)域(time domain)是以時(shí)間為基準(zhǔn)的電壓或電流的變化的過程，可以用示波器觀察到。它通常用于找出管腳到管腳的延時(shí)(delays)、偏移(skew)、過沖(overshoot)、、下沖(undershoot)以及建立時(shí)間(settling times)。
頻域(frequency domain)是以頻率為基準(zhǔn)的電壓或電流的變化的過程，可以用頻譜分析儀觀察到。它通常用于波形與FCC和其它EMI控制限制之間的比較。
什么是阻抗(impedance)?
阻抗是傳輸線上輸入電壓對(duì)輸入電流的比率值(Z0=V/I)。當(dāng)一個(gè)源送出一個(gè)信號(hào)到線上，它將阻礙它驅(qū)動(dòng)，直到2*TD時(shí)，源并沒有看到它的改變，在這里TD是線的延時(shí)(delay)。
什么是建立時(shí)間(settling time)?
建立時(shí)間就是對(duì)于一個(gè)振蕩的信號(hào)穩(wěn)定到指定的最終值所需要的時(shí)間。
什么是管腳到管腳(pin-to-pin)的延時(shí)(delay)?
管腳到管腳延時(shí)是指在驅(qū)動(dòng)器端狀態(tài)的改變到接收器端狀態(tài)的改變之間的時(shí)間。這些改變通常發(fā)生在給定電壓的50%，最小延時(shí)發(fā)生在當(dāng)輸出第一個(gè)越過給定的閾值(threshold)，最大延時(shí)發(fā)生在當(dāng)輸出最后一個(gè)越過電壓閾值(threshold) ，測(cè)量所有這些情況。
什么是偏移(skew)?
信號(hào)的偏移是對(duì)于同一個(gè)網(wǎng)絡(luò)到達(dá)不同的接收器端之間的時(shí)間偏差。偏移還被用于在邏輯門上時(shí)鐘和數(shù)據(jù)達(dá)到的時(shí)間偏差。
什么是斜率(slew rate)?
Slew rate就是邊沿斜率(一個(gè)信號(hào)的電壓有關(guān)的時(shí)間改變的比率)。I/O 的技術(shù)規(guī)范 (如PCI)狀態(tài)在兩個(gè)電壓之間，這就是斜率(slew rate)，它是可以測(cè)量的。
什么是靜態(tài)線(quiescent line)?
在當(dāng)前的時(shí)鐘周期內(nèi)它不出現(xiàn)切換。另外也被稱為 'stuck-at' 線或static線。串?dāng)_(Crosstalk)能夠引起一個(gè)靜態(tài)線在時(shí)鐘周期內(nèi)出現(xiàn)切換。
什么是假時(shí)鐘(false clocking)?
假時(shí)鐘是指時(shí)鐘越過閾值(threshold)無(wú)意識(shí)地改變了狀態(tài)(有時(shí)在VIL 或VIH之間)。通常由于過分的下沖(undershoot)或串?dāng)_(crosstalk)引起。
什么是IBIS模型?
IBIS（Input/Output Buffer Information Specification）模型是一種基于V/I曲線的對(duì)I/O BUFFER快速準(zhǔn) 確建模的方法，是反映芯片驅(qū)動(dòng)和接收電氣特性的一種國(guó)際標(biāo)準(zhǔn)，它提供一種標(biāo)準(zhǔn)的文件格式來(lái)記錄如驅(qū)動(dòng)源輸出阻抗、上升/下降時(shí)間及輸入負(fù)載等參數(shù)，非常適合做振蕩和串?dāng)_等高頻效應(yīng)的計(jì)算與仿真。
IBIS規(guī)范最初由一個(gè)被稱為IBIS開放論壇的工業(yè)組織編寫，這個(gè)組織是由一些EDA廠商、計(jì)算機(jī)制造商、半導(dǎo)體廠商和大學(xué)組成的。IBIS的版本發(fā)布情況為：1993年4月第一次推出Version1.0版，同年6月經(jīng)修改后發(fā)布了Version1.1版，1994年6月在San Diego通過了Version2.0版，同年12月升級(jí)為Version2.1版，1995年12 月其Version2.1版成為ANSI/EIA-656標(biāo)準(zhǔn)，1997年6月發(fā)布了Version3.0版，同年9月被接納為IEC 62012-1 標(biāo)準(zhǔn)，1998年升級(jí)為Version3.1版，1999年1月推出了當(dāng)前最新的版本Version3.2版。
IBIS本身只是一種文件格式，它說(shuō)明在一標(biāo)準(zhǔn)的IBIS文件中如何記錄一個(gè)芯片的驅(qū)動(dòng)器和接收器的不同參數(shù)，但并不說(shuō)明這些被記錄的參數(shù)如何使用，這些參數(shù)需要由使用IBIS模型的仿真工具來(lái)讀取。
欲使用IBIS進(jìn)行實(shí)際的仿真，需要先完成以下四件工作：
（1）獲取有關(guān)芯片驅(qū)動(dòng)器和接收器的原始信息源；
（2）獲取一種將原始數(shù)據(jù)轉(zhuǎn)換為IBIS格式的方法；
（3）提供用于仿真的可被計(jì)算機(jī)識(shí)別的布局布線信息；
（4）提供一種能夠讀取IBIS和布局布線格式并能夠進(jìn)行分析計(jì)算的軟件工具。
IBIS是一種簡(jiǎn)單直觀的文件格式，很適合用于類似于Spice（但不是Spice，因?yàn)镮BIS文件格式不能直接被Spice工具讀取）的電路仿真工具。它提供驅(qū)動(dòng)器和接收器的行為描述，但不泄漏電路內(nèi)部構(gòu)造的知識(shí)產(chǎn)權(quán)細(xì)節(jié)。換句話說(shuō)，銷售商可以用IBIS模型來(lái)說(shuō)明它們最新的門級(jí)設(shè)計(jì)工作，而不會(huì)給其競(jìng)爭(zhēng)對(duì)手透露過多的產(chǎn)品信息。并且，因?yàn)镮BIS是一個(gè)簡(jiǎn)單的模型，當(dāng)做簡(jiǎn)單的帶負(fù)載仿真時(shí)，比相應(yīng)的全Spice三極管級(jí)模型仿真要節(jié)省10～15倍的計(jì)算量。
IBIS提供兩條完整的V－I曲線分別代表驅(qū)動(dòng)器為高電平和低電平狀態(tài)，以及在確定的轉(zhuǎn)換速度下狀態(tài)轉(zhuǎn)換的曲線。V－I曲線的作用在于為IBIS提供保護(hù)二極管、TTL圖騰柱驅(qū)動(dòng)源和射極跟隨輸出等非線性效應(yīng)的建模能力。
由上可知，IBIS模型的優(yōu)點(diǎn)可以概括為：
在I/O非線性方面能夠提供準(zhǔn)確的模型，同時(shí)考慮了封裝的寄生參數(shù)與ESD結(jié)構(gòu)；
提供比結(jié)構(gòu)化的方法更快的仿真速度；
可用于系統(tǒng)板級(jí)或多板信號(hào)完整性分析仿真?？捎肐BIS模型分析的信號(hào)完整性問題包括：串?dāng)_、反 射、振蕩、上沖、下沖、不匹配阻抗、傳輸線分析、拓?fù)浣Y(jié)構(gòu)分析。IBIS尤其能夠?qū)Ω咚僬袷幒痛當(dāng)_進(jìn)行準(zhǔn)確精細(xì)的仿真，它可用于檢測(cè)最壞情況的上升時(shí)間條件下的信號(hào)行為及一些用物理測(cè)試無(wú)法解決的情況；
模型可以免費(fèi)從半導(dǎo)體廠商處獲取，用戶無(wú)需對(duì)模型付額外開銷；
兼容工業(yè)界廣泛的仿真平臺(tái)。
當(dāng)然，IBIS不是完美的，它也存在以下缺點(diǎn)：
許多芯片廠商缺乏對(duì)IBIS模型的支持。而缺乏IBIS模型，IBIS工具就無(wú)法工作。雖然IBIS文件可以手工創(chuàng)建或通過Spice模型自動(dòng)轉(zhuǎn)換，但是如果無(wú)法從廠家得到最小上升時(shí)間參數(shù)，任何轉(zhuǎn)換工具都無(wú)能為力
IBIS不能理想地處理上升時(shí)間受控的驅(qū)動(dòng)器類型的電路，特別是那些包含復(fù)雜反饋的電路；
IBIS缺乏對(duì)地彈噪聲的建模能力。IBIS模型2.1版包含了描述不同管腳組合的互感，從這里可以提取一些非常有用的地彈信息。它不工作的原因在于建模方式，當(dāng)輸出由高電平向低電平跳變時(shí)，大的地彈電壓可以改變輸出驅(qū)動(dòng)器的行為。
[聲明]文章版權(quán)歸原作者所有，內(nèi)容為作者個(gè)人觀點(diǎn)，本站只提供參考并不構(gòu)成任何投資及應(yīng)用建議，轉(zhuǎn)載目的在于傳遞更多信息，并不代表本站贊同其觀點(diǎn)和對(duì)其真實(shí)性負(fù)責(zé)。如涉及作品內(nèi)容、版權(quán)和其它問題，請(qǐng)?jiān)?0日內(nèi)與本網(wǎng)聯(lián)系，我們將在第一時(shí)間刪除內(nèi)容！
